米カリフォルニア州サンノゼ--(BUSINESS WIRE)--（ビジネスワイヤ） -- 半導体・消費者電子機器業界向けSoC実現ソリューション大手のアトレンタは本日、IEEE 1735暗号化モデルとハードマクロのサポートを含め、ザイリンクスのVivado®デザイン・スイートをスパイグラス（SpyGlass®）プラットフォームでサポートしたと発表しました。このサポートにより、ユーザーはザイリンクスの暗号化IPとハードマクロが埋め込まれたRTL設計に対する包括的なCDC解析を行えるようになります。 FPGAの容量増加に伴い、FPGAプラットフォーム上でシステムオンチップ（SoC）を設計しようとするチップ設計者が増えています。こうした複雑さの増加に対応するため、ザイリンクスなどのFPGAベンダーは、設計の再利用性向上、低消費電力化、効率向上のため、標準機能のIPブロックを多用して提供するようになっています。これらのIPの大部分はザイリンクスによって暗号化されるか、ザイリンクスによるハードマクロとして顧客に提供されます。従来、RTL 解析・検証のためのサードパーティー製EDAツールは、内部